⑩日本国特許庁(JP)

①特許出願公開

平3-286497 ⑫公開特許公報(A)

@Int. Cl. 3

識別配号

庁内整理番号

@公開 平成3年(1991)12月17日

G 11 C 16/06

G 11 C 17/00 8522-5L 7514-4M H 01 L 29/78 309 371

審査請求 未請求 請求項の数 4 (全14頁)

不揮発性半導体配憶装置 会発明の名称

> 頭 平2-82946 の特

平 2 (1990) 3 月31日 題 ②出

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 佳 久 田 明 者 岩 @発 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 則 和 大 内 者 個発 眀 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 晴 田 個発 明 者 研究所内 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 穹 夫 明 渚 個発 研究所内 神奈川県川崎市幸区堀川町72番地 株式会社東芝

勿出 顋 人 弁理士 鈴江 武彦 四代 理 人

外3名

最終頁に続く

無

1. 発明の名称

不揮発性半導体記憶装置

2. 侍許請求の範囲

(1) 半導体基板上に電荷蓄積層と制御ゲートが 積層形成され、電荷書積層と基板の間の電荷の投 受により電気的書替えを可能としたメモリセルが 複数個ずつ直列接統されてNAN·Dセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してピット線電流によりデータ消去状態を確認 する消去ペリファイ制御回路を有する、

ことを特徴とする不揮発性半導体記憶装置。

(2) 半導体基板上に電荷薯積層と制御ゲートが 積層形成され、電荷警積層と基板の間の電荷の授 受により電気的書替えを可能としたメモリセルが 後数個ずつ直列接続されてNANDセルを構成し てマトリクス配列されたメモリセルアレイを有す る不揮発性半導体記憶装置において、

選択されたNANDセル内のすべてのメモリセ ルの制御ゲートに所定の消去ベリファイ電位を印 加してピット線電流によりデータ消去状態を確認 する消去ペリファイ制御回路と、

選択されたNANDセル内の選択メモリセルの 制御ゲートに所定の書込みペリファイ電位を印加 してデータ者込み状態を確認する者込みベリファ イ制御回路と、

を有することを特徴とする不頻気性半導体記憶装

- (3) 消去ペリファイ制御回路は、所定の助作時 間を設定して統出しを行うためのタイマを内蔵す ることを特徴とする請求項1または2記載の不振 発性 半 群 体 記 僚 装 置。
- (4) 半導体基板上に電荷蓄積層と制御ゲートが 稜層形成され、電荷蓄積層と基板の間の電荷の授 要により電気的書替えを可能としたメモリセルが 複数個ずつ直列接統されてNANDセルを構成し てマトリクス配列されたメモリセルアレイと、

前記メモリセルアレイのピット線に書込みテータを与えるデータ入力バッファおよびデータラッチ回路と、

前記メモリセルアレイのピット線データを統出 すセンスアンプ回路およびデータ出力バッファと、 前記メモリセルアレイにデータ書込みを行った 後に、書込み状態を確認するための書込みベリファイ電位を順次選択された制御ゲート線に印加し でデータ統出しを行う書込みベリファイ制御回路

前記データラッチ回路とセンスアンプ回路の出力を比較してその結果を一時ラッチする機能を持つデータ比較回路と、

このデータ比較回路の出力により客込み状態を 確認して、客込み不十分のメモリセルに対して再 客き込みを行う手段と、

選択されたNANDセル内の全てのメモリセルの制御ゲートに接地電位を印加してヒット線電流によりそのNANDセル内のメモリセルの消去状態を確認する消去ベリファイ制御回路と、

続され、ソース側はやはり選択ゲートを介してソース線(基準電位配線)に接続される。メモリセルの制御ゲートは、行方向に連続的に配設されてワード線となる。

このNANDセル型EEPROMの動作は次の 通りである。データ客込みの動作は、ビット線か ら最も離れた位置のメモリセルから順に行う。選 択されたメモリセルの制御ゲートには高電圧Vpp (=20 V程度)を印加し、それよりピット線側 にあるメモリセルの制御ゲートおよび選択ゲート には中間電位 V.pp)N (- 1 0 V 程度) を印加し、 ヒット線にはデータに応じてOVまたは中間電位 を与える。ビット線にOVが与えられた時、その 電位は選択メモリセルのドレインまで伝達されて、 ドレインから浮遊ゲートに電子注入が生じる。こ れによりその選択されたメモリセルのしきい値は 正方向にシフトする。この状態をたとえば"1" とする。ピット線に中間電位が与えられたときは 電子注入が起こらず、従ってしきい値は変化せず、 負に止まる。この状態は"0"である。

を錯えたことを特徴とする不揮発性半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、電気的書替え可能な不揮発性半導体記憶装置(EEPROM)に係り、特にNAN Dセル構成のメモリセルアレイを有するEEPR OMに関する。

(従来の技術)

データ消去は、NANDセル内のすべてのませい内のすべてのまなわれる。すなわち全食の制御ゲート、選択ゲートをOVとし、ピットのおよびリース線を浮遊状態として、p型を切ってがままびの型基板に高電圧20Vを印加する。これがにより、全てのメモリセルで浮遊ゲートの電子のよったが出され、しきい値は負方向にシットする。

データ統出し動作は、選択されたメモリセルの 制御ゲートを OV とし、それ以外のメモリセルの 制御ゲートおよび選択ゲートを電源電位 Vcc (一 5V) として、選択メモリセルで電流が流れるか 否かを検出することにより行われる。

以上の動作説明から明らかなように、NAND セル型EEPROMでは、書込みおよび統出し動作時には非選択メモリセルは転送ゲートとして作用する。この観点から、書込みがなされたメモリセルのしきい値の好ましい範囲は、O.5~3.5 V程度となる。デー タ書込み後の経時変化、メモリセルの製造パラメータのばらつきや電源電位のばらつきを考慮すると、データ書込み後のしきい値分布はこれより小さい範囲であることが要求される。

一方、 °O° 普込みしたメモリセル、或いはデータ消去したNANDセルのメモリセルのしきい

込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型の EEPROMを提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明は、半導体基板上に電荷蓄積層と制御が電力が積層形成され、電荷蓄積層と基板の間の電荷の投資により電気的書替えを可能としたメリカルが複数個でつ直列接続されてNANDセルアを構成してマトリクス配列されたメモリセルアトトの全でのメモリセルの制御ゲートに対象を確認する消去ペリファイ制御回路を有するとを特徴とする。

本発明はまた、その様なEEPROMにおいて、 消去ベリファイ制御回路と共に、選択されたメモ リセルの制御ゲートに所定の書込みベリファイ電 位を印加してデータ書込み状態を確認する 込み ベリファイ制御回路を有することを特徴とする。 値電圧が負方向にある値以上大きさ "O" 書となっているのにある。 すなわち "O" 書といないといる。 すなわち "O" 書でいるのになる。 はいこれにからによっている。 は出してがなっている。 またデータ ではないないないで、 ないのはがなっている。 ないの 値の 許容範囲を越えることになる。

(発明が解決しようとする課題)

以上のように従来のNANDセル型EEPROMでは、データ消去や各込みの際、メモリセルのしきい値を許容範囲に収めることが難しい、という問題があった。

本発明は、データ消去状態のメモリセルのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを提供することを目的とする。

本発明はまた、データ消去状態およびデータ書

(作用)

本発明においては、データ消去後に順次選択 されたNANDセルの全てのメモリセルに例えば OVを印加して読出しを行う消去ペリファイ動作 を実行し、ある設定された時間内に"О"統出し ができないNANDセルが一個でもある場合に は、データ消去が不十分であると判断する。その 場合、全てのNANDセル(ブロック毎のデータ 消去を行う場合であればそのブロック内の全ての NANDセル)について再度データ消去動作を実 行する。そしてまた同じ統出し動作を実行する。 この操作を繰返し行い、全てのNANDセルの統 出し時間がある値以下になったら、データ消去動 作を終了する。以上のような制御動作により、全 てのNANDセル内のメモリセルのしきい値が ある値より小さい状態 (nチャネルであれば十 分に負の状態)を得ることができる。これは、 NANDセルの読出し電流が一つのNANDセル 内に含まれるメモリセルのうちで最もしきい値の 高いもので制限されるからである。

この様にして本発明によれば、データ消去状態さらに必要ならばデータ書込み状態のメモリセルのそれぞれのしきい値を所定範囲に収めることを可能としたNANDセル型のEEPROMを得ることができる。

(実庭例)

以下、本発明の実施例を図面を参照して説明する。

第1図は一実施例におけるNANDセル型 EEPROMの構成を示している。図では、番地 選択を行うためのアドレスパッファおよび行、列

第2図(a) (b) は、メモリセルアレイの一つのNANDセル部分の平面図と等価回路図であり、第3図(a) (b) はそれぞれれ第2図(a) のAーA、およびBーB、断面図である。 素子分離酸である。 素子分離酸である。 またはり型ウェル) 11に複数のNANDセルからなるメモリセルに着目して説明する。一つのNANDセルを構成している。メモリセルはそれでメモリセルを構成している。メモリセルはそれぞれ、基板11にゲート絶録膜13を介して浮遊

のアドレスデコーダ毎は省略して、者込みおよび、 消去のベリファイ動作に関係する部分の構成を示 している。メモリセルアレイ2に対して、データ: 書込みおよび読出しを行うためにデータラッチ回 路5およびセンスアンプ回路1が設けられている。 これらセンスアンプ回路1,データラッチ回路5 はテータ入出力パッファ4につながる。制御ゲー ト制御回路6は、メモリセルアレイ2の制御ゲー ト終にテータ書込み、消去、統出しおよびペリフ ァイの各動作に対応して所定の制御信号を出力す るものである。データラッチ回路ちとセンスアン プ回路2は、春込みベリファイ動作時には、列ア ドレス発生回路7から出力される列アドレスにし たがってセンス動作と再告言込みすべきデータの ラッチを行う。データ比較回路3はやはりベリフ ァイ動作時、データラッチ回路5にラッチされた 書込みデータと、センスアンプ回路1により読み 出されたデータの一致を列アドレスごとに比較検 出し、その結果をラッチする機能を有する。この 比較回路3の出力は出力パッファ8を介してペリ

ゲート14(14:142、…、148)が形 成され、この上に層間絶縁膜15を介して制御ゲ ート16(161 , 161 , …, 16a)が形成 されて、構成されている。これらのメモリセルの ソース、ドレインであるn型拡散層19は隣接す るもの問志共用する形で、メモリセルが直列接続 されている。NANDセルのドレイン例,ソース 倒には夫々、メモリセルの浮遊ゲート、勧舞ゲー トと同時に形成された選択ゲート14。,16。 および14、。,16、。が設けられている。乗子形 成された基板上はCVD酸化膜17により覆われ、 この上にビット線18が記段されている。ビット 線18はNANDセルの一端のドレイン側拡散層 19にはコンタクトさせている。行方向に並ぶ NANDセルの制御ゲート14は共通に制御ゲー ト線CGı, CG₂, …, CGεとして配扱され ている。これら制御ゲート線はワード線となる。 選択ゲート14,、16,および14,0、16,0 もそれぞれ行方向に連続的に選択ゲート線SG」、 SGiとして配設されている。

1111 1 .

第4図は、この様なNANDセルがマトリクス 配列されたメモリセルアレイの等価回路を示して いる。

第5回は、第1回の中のセンスアンプ回路1. データラッチ回路5、データ比較回路3、出力バ ッファ8の部分の具体的な構成を示している。デ ータラッチ回路5は、ラッチ信号LATCH とアドレ スaiの論理によって選ばれたアドレスのデータ がラッチ回路本体LAにラッチされる。センスアン プ回路1は、センス制御信号SENSEとアドレス ai の益理によって選ばれたアドレスのピット線 データをセンスして出力する。このセンスアンプ 回路1の出力は、データラッチ回路5の対応する データと比較回路3によって比較され、その結果 ラッチ信号LATCHV、LATCHVによってラッチされる ことになる。次にその結果に応じてラッチ回路 本体 LAに出力する。そしてラッチ 借号 LATCHV, LATCHVを解除して次のアドレスの論理で選ばれる ものに偉える。

第6図は、第1図における制御ゲート制御回路

と高電位Vpp端子の間には、それぞれスイッチン グMOSトランジスタを高電位から保護するため のnチャネルMOSトランジスタQpi, Qp2が設 けられている。これらのMOSトランジスタQoi, Q p z は D タイプである。 パッファ 及 M O S トラン ジスタQ21の上下にも同様に、Dタイプ、nチャ ネルMOSトランジスタQos, Qosが設けられて いる。出力段にこの様にpチャネルMOSトラン ジスタとDタイプ、 n チャネルMOSトランジス タを用いているのは、高電位Vppをしきい値降下 なく制御ゲート線に供給するためである。とくに M O S トランジスタ Q p.は、他の回路から制御 ゲート線に正電位が供給された時にDチャネル MOSトランジスタQrzのドレイン接合が順バイ アスになるのを防止する働きをする。中間電位 供給回路22も、高電位供給回路21と同様に、 NANDゲートG2、これにより制御されるEタ イプ、nチャネルのスイッチングMOSトランジ スタQ 82とEタイプ、ョチャネルのスイッチング MOSトランジスクQzz、出力パッファとなるタ

6の部分の具体的構成を示している。この制御回 路は、普込み時に選択ゲートに高電位Vppを与え る高電位供給回路21、同じく書込み時に非選 択の制御ゲートに中間電位Vppkを与える中間 電位供給回路22、春込みペリファイ制御信号 V-VERIFYにより選択的に審込みペリファイ電位 V ver を与える書込みペリファイ電位供給回路. 23、および統出し借号READ,消去信号ERASE お よび消去ベリファイ制御信号E-VERIPYにより制御 ゲート電位を設定する消去/読出し制御回路24 により構成されている。この様な回路が各制御ゲ ート線毎に設けられる。高電位供給回路21は、 者込み信号 VRITE とアドレスaiの論理をとる NANDゲートC,により制御されるEタイプ。 n チャネルのスイッチングMOSトランジスタ Q 11と E タイプ、 p チャネルのスイッチング MOSトランジスタQi、および出力パッファと なるEタイプ, p チャネルMOSトランジスタ Q p2を主体として構成されている。MOSトラン ジスタQz1とQz1の間、MOSトランジスタQz1

イブ、 p チャネル M O S トランジスタ Q pa、 および D タイプ、 n チャネル M O S トランジスタ Q ps ~ Q psにより 構成されている。

消去 / 統出し制御回路 2 4 は、統出し信号 READとアドレス a 1 。 a 1 の論理を取る N A N D ゲート G 。 、 消去信号 ERASE と消去ペリファイ 割御信号 E-VER1FYの和をとる N O R ゲート G 。 、 N A N D ゲート G 。 の 出力を選択するの N A N D ゲート G 。 これら ア クグ により それぞれ 割御される スイッチング 用 の E タイプ・ ロチャネル M O S トランジスタ Q e 。 これら の スイッチング 用 M O S トランジスタ Q e 。 の が ート 練の間に 設けられた保護 用の D クイプ・ ロチャネル M O S トランジスタ Q o i o 。 Q p 。 により 構成されている。

客込みベリファイ電位供給回路23は、書込みベリファイ信号 V-VERIFYとアドレス a 1 の論理を取るNANDゲートG』とその出力を反転するインバータゲートII、このインバータゲートII

により制御されてベリファイ電位 V ven を制御線 に供給するためのスイッチング用の E タイプ, n チャネルMOSトランジスタQ z 4、およびこの MOSトランジスタQzeと制御ゲート線の間に設 けられた保護用の D タイプ、 n チャネル M O S ト ランジスタQ в : 1 により構成されている。

第7図は、審込みベリファイ電位供給回路23 に与えられるベリファイ電位 V vzx の発生回路の 精成例である。 春込みベリファイ電位 V vzz は、 書込みペリファイ信号¥-YER]FYが入ったときに電 源電位 V ccと接地電位の間に設定された中間電位 を出力して、第6図のペリファイ電位供給回路 23によって選択された制御ゲート線に供給され るもので、この実施例では、Vccと接地電位間に 直列接続されたEタイプ、nチャネルのMOSト ランジスタ Q z ó と Q a 7を主体として構成されてい る。これらのMOSトランジスタのゲートに所定 のパイアスを与えるために、抵抗R;~R;の分 圧回路が設けられている。 原理的にはこれらの分 圧回路の端子Aに電源電位Vccを与えればよいが、 止するためこの実施例では、Eタイプnチャネル MOSトランジスタQ s.a. Q s,と、Eタイプ、p チャネルMOSトランジスタQp。 Qp7、および インバータ1,による切替え回路を设けている。 すなわちベリファイ信号 VERIFYが "H" レベルに なると、MOSトランジスタQ zaがオン,Q prが オン、Qz,がオフとなり、分圧回路の端子Aには 電源電位Vccが供給される。これにより、分圧回 路の分圧比で設定されるMOSトランジスタQ ε 。 Qarの導通状態に対応した中間電位の審込みべり ファイ電位 V vzR が得られる。ベリファイ信号 Vi-YERIPYが『L『 レベルの時は、MOSトランジス タ Q ェ,がオンとなり、分圧回路の端子 A は接地 電位となり、ペリファイ電位Vvsxの端子はフロ ーティングとなる。この時、切替え回路では、 MOSトランジスタQ,かオフであるから、電流 は流れない。 第8図は、NANDセルの二つの選択ゲート

それでは貫通電流が流れることになる。これを防

SG1、SG2の勧御回路である。ロウ・デコー

ダの出力によって選択ゲートを選択するNAND ゲートG:1, G:2およびそれらの出力端子に設け られたインパータ1;および1;2を基本とする。 審込み信号 Willite が "H" レベルのときに2入力 NORゲートG, およびインバータI, によって NANDゲートG,,に"H"レベルが入り、この ときドレイン側の選択ゲートSG,が選択され、 ソース側の選択ゲートSG2は選択されない。 NORゲートG13の他方の入力端子には、消去信 号 ERASE.統出し信号 READ、 書込みべりファイ信号 W-VERIFYおよび消去ベリファイ信号 E-VERIPYが入 るNORゲートG14とインバータ 114が設けられ ている。即ち消去信号 ERASE. 読出し信号 READ, 客 込みベリファイ信号 V-VERIFY、消去ベリファイ信 号 E-VERIPYのいずれかか "H"レベルになると、 NORゲートGisに"H°レベルが入り、二つ選 択ゲートSG1、SG2が同時に選択されるよう になっている。。

ただし消去ペリファイ信号 E-VERIFYは、タイマ 回路25を介してNORゲートG1に供給される。

٠<u>٠</u>.

タイマ回路25はこの実施例では、一方の入力 に消去ベリファイ信号 B-VERIFYが直接入る 2 入力 NANDゲートG is. その出力端子に設けられた インバータ!」s、消去ベリファイ信号E-VERIFYを 一定時間だけNORゲートG:4に供給するための 是延回路 D L およびインパータ Ⅰ;₄により構成さ れている。即ち消去ベリファイ信号E-VERIFY信号 が * H * レベルになるとNORゲートG 1.4に * H * レベルが入り、選択ゲートSG:、SG2が同時 に選択される。そして、遅延回路DLで決まる時 間の後にNANDゲートG」の二つの入力が共に ・H ・ レベルとなり、NORゲートG 14に供給さ れていた "H" レベルは "L" レベルに復居する。

遅延回路DLは、例えば抵抗と容量により構成 されるものでも、或いはリングオシレータの出力 をカウンタで数えてあるカウント数になったら出 力を出す回路でもよい。

第9図は、ベリファイ終了検知回路9の構成例 であり、凶示のようにフリップフロップとNAN Dゲートおよびインバータにより構成される。

and the second

次にこのように構成された E E P R O M の動作を説明する。

まずデータ き込みに先立って全てのメモリカ 別 のデータ消去を行う。データ消去時は全ての 割 御線 (ワード線) CGに OVが与えられる。すむ し 制 御回路 24に消去信号 ERASE が入り、 これに これの 割 御 ゲート線 CG1 が OV とされる。 これに の 別 御 ゲート線 CG1 が OV とされる。 この時れの が ゲート線 SG2 も 同様に OV とって で 投 を して い り で アレイ が 型 を 板 (または p 型 ウェル およ び ソース は で アス 大 な で の メモリセル およ び リーカ な で で で と で で か な は し きい 値 が 負の *O* 状態になる。

消去されたメモリセルのしきい値が十分負になっているか否かをチェックする消去ベリファイ動作は次のように行われる。第6図の制御回路にお

再度データ消去を行い、条件を満たすまで同様の ベリファイ動作を繰り返す。

データ書込みは、1 ワード分のデータがデータ ラッチ回路5にラッチされ、そのデータによって ピット線電位が制御されて"0"または"1"が 者を込まれる。この時選択された制御ゲート線に 高電位Vpp、それよりピット線側にある非選択制 御ゲート線に中間電位 V ppX が印加される。第6 図の制御回路では書込み信号VRITEが入力される。 即ち書込み信号 VRITE とアドレスai, aiの輪 理によって、高電位供給回路21または中間電位 供給回路22がオンとなって選択された制御ゲー ト線にVpp、非選択の制御ゲート線にVppll が印 加される。ピット線 B L には、データ "1" 沓込 みの時はUV、"O"者込みの時は中間電位が与 えられる。このデータ書込みのバイアス条件を保 持する時間は、従来の書込み法に比べて十分に短 いもの、例えば従来の1/100程度、具体的に は 1 O μ sec 程度とする。"1" が書かれたメモ リセルではしきい値が正方向にシフトし、"0"

いて、消去/読出し制御回路24に消去ベリファ イ信号E-ERASE が入り、スイッチングMOSトラ ンジスタQz₃がオンになって、アドレスとは無関 係に選択されたNANDセル内の全てのメモリセ ルの制御ゲートがOVに設定される。選択ゲート SG」、SG」も同時に、第8図の制御回路に消 去ペリファイ信号E-ERASE が入ることにより選択 され、例えば5Vに設定される。ビット線には例 えば1.5Vが与えられ、ソース報はOVとされ る。このとき、選択ゲートSG;,SG2が5V になっている時間は、消去したメモリセルのしき い値がある程度負になっていたらデータ "0" が 読み出せる時間に設定される。これは第8図の遅 延回路DLを持つタイマ回路25によって設定さ れる。例えば、制御ゲートが全てOVでピット線 が 1 . 5 V のときメモリセルが 1 0 μ A 流せる時 の読みだし時間が200n sec であった時のしき い値より低くしようとすると、この統出し時間を 150n sec に設定する。そしてこの設定された 時間にデータ "O" が読み出されない場合には、

においては、テータ"1"が書かれたメモリセル のしきい値が所望の値に達しているか否かがチェ ックされる。この所質のしきい値はメモリセルの データ保持特性を考慮して決められるもので、例 えば2,5V程度である。この様なべりファイ助 作が書込みが行われた1ワード線のメモリセルに ついて行われる。第10回はその書き込みベリフ ァイ動作のタイミング図である。まずセンス信号 SENSE が "H" レベルになり、センスアンプ回路 2 がイネーブルとなる。この時列アドレス発生回 路7により列ァドレスaiが入力され、データ出 力線にデータが出力されて、データラッチ回路5 のデータがラッチ出力線に出力される。この書込 みべリファイ動作のサイクルでは、第6図の制御 回路にベリファイ信号 W-VER!FYと読出し信号READ が同時に入る。これらとアドレスal、aiとの

論理によって、選択された制御ゲート線には、ベ

リファイ制御回路23によって、Vccと接地電位

が書かれたメモリセルではしきい値は負に止まる。

次に書込みベリファイ動作に入る。この実施例

の中間に役定された客込みペリファイ電位Vvzx ■ 2. 5 V が供給される。それ以外の制御ゲート **萩には、消去/統出し制御回路24のNANDゲ** ートG, の出力が『L° レベルとなって制御ゲー ト線にVccが供給される。この時第8図の制御回 路により同時に選択される選択ゲート線SGi. SG2は共にVccに設定され、ピット線BLには 1.5Vが与えられ、ソース線はOVとされる。 これにより、選択されたメモリセルが"1° 書 込みがなされたものであって、そのしきい値が 2. 5 V を越えていれば、選択されたメモリセル は非導通となり、データ"1"が読み出される。 "1" 春込みがなされたがしきい値が2.5Vに 進していない場合には、選択されたメモリセルは 導通するから、データ ° 0 ° として読み出される。 そして、者込みデータとベリファイ動作により読 み出されたデータとは、データ比較回路3によっ て比較されて、ラッチ信号 LATCH Vが "L" レベル が 『H " レベルになることにより、比較結果がラ ッチされる。すなわち読み出されたデータが"1° 表 - 1

データラッチ回路のデータ	1	1	0	0
センスアンプ回路出力	1	0	1	0
データ比較回路出力	0	1	0	0

データ比較回路3の出力に"1"が現れた場合には、ペリファイ終了検知回路9はペリファイ終

了信号を出さないようにする。すなわち第9図に おいて、者込みベリファイ信号 V-VERIPYによりフ リップフロップが初期化された後、データ比較回 路3の出力に"1"が現れると、フリップフロッ プの出力は"0"にセットされる。データ比較が 終了するまではデータ比較信号が °O° 、したが ってベリファイ終了信号は"0"出力であり、ベ リファイが終了していない事を示す。全ピット線 のデータ比較が終了すると、データ比較終了倡号 が『1~になるが、ペリファイが終了しないと信 号 Dout Vが °H° レベルになる事によって、デ ータ比較回路3のデータが再度データバッファ8 を介し、データ入力線を介して新しいデータとし てデータラッチ回路5にラッチされる。上の衷か ら明らかなように、者込みが不十分であったアド レスについてのみ "1" データが再度ラッチされ、 これよって再度"1"データ書込み動作が繰り返 される。そして再度ベリファイ動作を行い、"1' 者込み不十分のメモリセルがなくなると、データ 比較回路3に1個も"1"が現れなくなり、フリ

ップフロップは °0° にセットされたままになって、データ比較終了信号が °1° になったときに、ベリファイ終了後知回路 9 が終了信号 °1° を出力して、データ者込み動作終了となる。

以上の各動作モードでの各部の電位関係をまと めて、表ー2に示す。ここでは春込みおよび書込 みペリファイ時制御ゲート線CG。が選ばれた場 合について示している。

	消去	消去 ベリファイ	容込み 1 ″	書込み **0 **	客込み ベリファイ
ピット線	_	1.5Y	107	OV	1.5 Y
S G ı	ОΥ	5 Y	107	107	5 Y
CG,	OY	0 4	101	107,	5 Y
C G 2	OV	OY	207	20 V	· 2.5¥
CG:	οV	οV	101	107	5 ¥
C G 4	Ο¥	OV	104	107	5 ₹
CG.	O¥	OV	107	107	5 7
CG.	OV	OV	100	107	5 Y
CG,	OV	OV	104	107	. 5 7
CG.	OV	OV	104	107	5 Y
S G 2	OV	5 Y	OY	107	5 ¥
ソース線	_	OV	OY	OY	OV
基板	207	ΟV	OV	OV	OV

なお実施例では、書きというでははいいないとしたがはいいないである。 1 回の書込みでしたがはにいいてきるのとの書込みにはいいてきるのできる。 1 回ののではいいがある。 1 回のをおいてもないののではないがある。 1 回のをおいてもないののではないがある。 1 回のではないののではないがある。 1 回のではないがある。 1 回のではないではないではないではないではないがしたが、ないないではないが、はいいないは、 2 とは、 2 とは、 3 とは、 4 とは、 5 とは、

その他本発明は、その趣旨を逸脱しない範囲で 種々変形して実施することができる。

[発明の効果]

以上述べたように本発明によれば、消去ベリファイ制御またはこれと共に客込みベリファイ制御

データ読出し動作は、従来と同様である。

以上のようにこの実施例によれば、データ消去のペリファイ動作を実行することより、消去状態のメモリセルのしきい値電圧をある値より小さく 設定することができる。これにより、"0" 統出 し時の速度が遅くならないようにすることができ、 また"1" 書込み後のしきい値が大きくなり過ぎ るのが防止される。

またこの実施例ではまからない。 に対しては再度を行うという操作の書いる。 に対しては再度をおけるという場合のは、 を短にでする。 でではなって、 でではなりにもいる。 でではなりない。 でではなりないないできるのではないができる。 これにいる。 ではなりないないできる。 にはいいないできる。 にはいいないでしたがいせんができまれいのよう。 といいではないできる。 といいがでしたがいせんができまれいのよう。 といいがでしたがでしたができままりである。 といいがでしたがでいるとして といいがでいるといいができままる。 といいができままる。 といいができままるのできままる。 といいができままる。 といいができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができる。 としてもないができる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができる。 としてもないができる。 としてもないができままる。 としてもないができままる。 としてもないができる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができままる。 としてもないができまる。 としてもないができる。 としてもないができる。 としてもないができままる。 としてもないができままる。 としてもないができる。 としてもないができる。

を行うことにより、メモリセルのしきい値を最適 状態に設定して信頼性向上を図ったNANDセル 型のEEPROMを提供することができる。

4. 図面の簡単な説明

第1図は本発明の一実施例のEEPROMの構成を示す図、

第2図(a) (b) はそのメモリセルアレイの一つのNANDセルの平面図と等価回路図、

第3図(a) (b) はそれぞれ第2図(a) のAーA′およびB-B′断面図、

第4図はメモリセルアレイの等価回路図、

第5図および第6図は第1図の要部構成を具体的に示す図、

第7図は客込みペリファイ電位発生回路を示す 図、


第8図は選択ゲート制御回路を示す図、

第9図はベリファイ終了検知回路の構成例を示す図。


第10図は客込みベリファイ動作を説明するためのタイミング図である。

1 … センスアンプ回路、 2 … メモリセルアレイ、
3 … データ比較回路、 4 … 入出力バッファ、 5 …
データラッチ回路、 6 … 制御ゲート制御回路、 7
… 列アドレス発生回路、 8 … ベリファイ終了検知回路、 2 1 … 高電位供給回路、 2 2 … 中間電位供給回路、 2 3 … 普込みベリファイ電位供給回路、 2 4 … 消去 / 読出し制御回路、 2 5 … タイマ。


出願人代理人 弁理士 羚江武彦





第 2 図





情 1 図



















第 8 図



第 9



第1頁の続 ⑤lnt.Cl H01L		88		識別記号 4 8 1		庁内整理番号 8624-4M	
個発 明	者	百	畐	正	樹	神奈川県川崎中をかられた。 ここ	
@発 明	者	舛	岡	富士	雄	·····································	株式会社東芝総合

The second secon